This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.



(5) MANUFACTURE OF THIN-FILM TRANSISTOR INTEGRATED CIRCUIT

(43) 12.12.1989 (19) JP (11) 1-307245 (A)


(21) Appl. No. 63-137845 (22) 3.6.1988 (71) MATSUSHITA GRAPHIC COMMUN SYST INC

(72) MASARO TARAHASHI(2)

(51) Int. Cl4. H01L21/90, H01L29/78

PURPOSE: To prevent disconnection at the place where interconnections are applied without increasing a number of processes, by forming a hole in an interlayer insulating film, the hole extending to the connecting place in the lower layer, and then by forming an upper interconnection metallic film by vapor deposition for reinforcing the connecting place of the lower interconnection.

CONSTITUTION: Following the formation of a polyimide film 5 as an interlayer insulating film, a hole is formed in the polyimide film 5, at the connecting place where an interconnection pattern 4 is connected with a load resistance pattern 3. Then an interconnection metallie film is vapor deposited on the polyimide film 5. This metallic film is also deposited on the connecting place where the lower layer interconnection pattern 4 is connected with the upper layer as well as on the place where it is connected with the load resistance pattern 3, through the interlayer connecting hole 7 formed in the polyimide film 5. The metallic film is then removed selectively. Finally, an uppermost interconnection pattern 6 and a connection reinforcing metallic film pattern 8 are formed simultaneously. In this manner, it is possible to prevent disconnection due to burrs of the load resistance pattern 3.



(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(43) 12.12.1989 (19) JP (11) 1-307246 (A)


(21) Appl. No. 63-138864 (22) 6.6.1988

(71) CANON INC (72) YASUSHI KAWAKADO

(51) Int. Cl. H01L21/90-

PURPOSE: To prevent deterioration in dielectric strength of interlayer insulating films or short-circuit between first and second Al interconnections, by performing a process of forming interlayer insulating films for multilayer interconnections and a step of opening contact hole, respectively in two separate

CONSTITUTION: Following the formation of a predetermined first Al interconnection layer 3, a first interlayer insulating film 41 is formed. A predetermined part of the interlayer insulating film 41 on which resist patterns have been formed is etched by dry etching to define a first contact hole 51. A second interlayer insulating film 42 is then deposited, and a second contact hole 52 is made at the position corresponding to the first contact hole 51 by the same way but in a larger size than that of the first contact hole 51. Thereby, a contact hole for connecting the first Al interconnection 3 with a second Al interconnection 6 is defined, Finally, a second Al interconnection film is formed by the sputtering process, resist patterns are formed thereon, and the second Alinterconnection 6 is formed at a predetermined position. In this manner, the first and second Al interconnection layers 3 and 6 can be prevented effectively from short-circuit or deterioration in dielectric strength.



(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(43) 12.12.1989 (19) JP (11) 1-307247 (A)


(21) Appl. No. 63-138106 (22) 3.6.1988

(71) FUJI XEROX CO LTD (72) HITOSHI KOJIMA(1)

(51) Int. Cl⁴. H01L21/90,H01L21/312,H01L21/316,H01L21/95

PURPOSE: To enable an interlayer insulating film to be formed thick enough to protect resist against damages while keeping the flatness of the surface of the interlayer insulating film, by applying, baking and then plasma oxidizing a siloxane S.O.G. film used as the interlayer insulating film to be provided between interconnection layers.

CONSTITUTION: First aluminum interconnections 3 are formed on a substrate 1 and an insulating film 2. Then, ethanol solution of monomethyl silanol represented by CH₃Si(OH)₃ as siloxane S.O.G.-(spin on glass) is applied on the spinning substrate 1 having the first aluminum interconnections 3 to form an S.O.G. film 4 and then it is baked. The substrate 1 having the S.O.G. film 4 is introduced into an oxygen plasma treating apparatus, where it is plasma oxidized. Then, resist is deposited thereon and etched. The residual resist is removed and a via hole 6 is made on each of the first aluminum interconnection 3. Subsequently, second aluminum interconnections 7 are deposited on the interlayer insulating film 5. In this manner, the interlayer insulating film is allowed to have a large thickness and the flattened surface, whereby the resist is effectively protected against damages in the etching process.



⑲日本国特許庁(JP)

(1)特許出願公開

平1-307247 ⑫ 公 開 特 許 公 報(A)

@Int. Cl. 4

識別記号

庁内整理番号

@公開 平成1年(1989)12月12日

H 01 L 21/90 21/312 21/316 21/95

P-6824-5F C-6824-5F

-6824-5F

6824-5F 審査請求 未請求 請求項の数 2 (全4頁)

半導体装置の製造方法 Q発明の名称

> ②特 爾 昭63-138106

> > 俊 道

頤 昭63(1988)6月3日 20出

砂発 明 小 神奈川県海老名市本郷2274番地 富士ゼロックス株式会社

海老名事業所内

仍発 明 神奈川県海老名市本郷2274番地 富士ゼロックス株式会社

海老名事業所内

富士ゼロツクス株式会 る出 顧 人

東京都港区赤坂3丁目3番5号

社

外4名 四代 理 人 弁理士 内田 直彦

1. 数型の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- (1) 多層配線構造を有する半導体装置における 配達期の無関係経験を、シロキサン系5.8.6.酸を 塗布して焦成し、次いでプラズマ酸化することに より形成することを特徴とする半導体装置の製造 方法。
- (2)上記層関節雑鉄上にレジストを積着し、パ ターニングし、多層配線間を結線するためのVI 人ホールを展開絶縁数に関孔するに際して、四鬼 化炭素と水素ガスの雰囲気下でエッチングするこ とを特徴とする請求項1記載の半導体設置の製造 方法。
- 3. 発明の評価な訳明

(産業上の利用分野)

本服免明は、多層配線構造を有する半導体装置 における原類絶縁数の形成方法に関する。

(従来の技術)

近年、半導体装置、特にLSIにおいては、そ の本体的化にはってアルミニウム名誉配は接近が 使用されてきた。これは、第1のアルミニウム配 線上にプラズマCVDシリコン変化数等の層間絶 経験を設け、その上に第2のアルミニウム配線を 段階し、名誉配は構造とするものである。しかし このプラズマCVD法による酸化酸は極めて薄い ために、第1の配線部分と、非配線部分との間に 哲療を生じ、第2回目の配線の際に野差部で断線 したり、配線器が均一に積層されないために不認 合が生じている。そのため多層配線における層面 絶縁膜の平坦化技術は、多層配線構造を有する単 単体処置においては悪な悪素となり、パイアスス パッタ法、エッチパック法、リフトオフ法、8.0. G. (Spin on glass) 徳市法等が開発されている。 特に5.0.C.怯は有機将拡、例えばエタノールに溶 解させた珪素化合物を益板上に抽下し、スピンコ ーティング後、焼成するものであり、プロセスが 容易であり、量定性に使れているために多用され ている.

第3回、第4回に示すものは、従来の5.0.6.股 を使用した平準体験間の一部新国団であり、団中 1 は基板、2 は始級数、3 はアルミニウム配線、 4 はシロキテン系5.0.6.股、8 は気相成長酸化酸、 又はプラズマ C V D 技による酸化酸、例えば S f O s 数、9 はシラノール系5.0.6.銭、1 0 は気相 成長酸化酸モデナ。

•_3

まず、第3回に示すものは基板1、地級酸2上に形成されたアルミニウム配線3上の原図地域度を、無相成長酸化酸、又はプラズマCVD技による酸化酸 8 を第1 題とし、シラノール系(3)(OH)。)8.0.6.酸 9 を第二層日、無相成長酸化酸10 を第3 層目として形成するものであり、また第4回に示すものは、第3回に示すものにおける建業化合物としてシロキサン系5.0.6.酸を使用するものである。

(発明が解決しようとする異異)

しかしながら、層面酸平坦化材としてシラノー ル系8.0.6.酸を使用する場合、配線図の回所を充 分に平坦化でまず、しかもその数厚を 0.5 μm 以上とすると焼成によりクラックが発生し、厚政化が不可能であるという問題がある。またシロキサン系5.0.C. 数を使用すると厚膜化でき、しかもクラックの発生はなく、平坦化できるが、VIAホールを関孔する際のエッチング条件として、有機性残酷を有する層別地縁酸は、四角化炭素と酸ポスの雰囲気下で行われる必要があり、そのためレジストをも同時にエッチングしてしまい、マスクされている5.0.C. 数部分までもエッチングしてしまうという問題を有している。

そのため本職免別は、原厚を厚くできてその表 関を平坦化でき、しかもクラックを生じることの ない層間的経暦を形成でき、しかもVIAホール のエッチングの股にレジストに対するグメージを 与えないエッチング方法を採用しうる半導体装置 の製造法を提供することを課題とするものである。 (回居点を解決するための手段)

本観発明は、多層配線措施を有する半導体装置 における配線間の層間絶縁膜を、シロキサン系s。 0.6. 関を依布して地域し、次いでプラズマ酸化す

ることにより形成することを特徴とするものであ り、この運団結婚版上にレジストを検増し、パタ ーニングし、多層配線関を結婚するためのVIA ホールを展開総修順に関孔するに限して、四条化 炭素と水素がスの雰囲気下でエッチングすること を特徴とするものである。

上記シロキサン系8.0.G. 誠を形成する化合物としては、一般式(R)。SI(OH)。。(但し、Rは有機性基)で示されるモノオール、ジオール、トリオール体いずれでもよく、有機性基としてはアルキル基、アリール基であり、アルキル基としてはメチル基、エチル基等の影響アルキル基、またアリール基としてはフェニル基が好ましい。またシリコン樹脂も好適に使用することができる。(作用)

多層配線構造を有する半導体拡張における配線 間の層隔地延旋は、厚く塗布される必要があり、 しかも厚膜形成時、耐クラック性を保持している ことが必要とされる。上述のごとく平坦化料とし てシロ中サン系化合動を使用すると、厚膜化は可

載であるが、塗布、焼成後、その材型中にアルキ ル基等の有機性基が残存する。そのためこの有機 性器を残したまま、VIAホールをエッチングに より閉口するためには、凶弗化炭素と水素ガスの 雰囲気下ではエッチングできず、四素化炭素と敵 常ガスの雰囲気下で行わなければならず、この番 医気下ではレジストまでエッチングされるという **東觀が生じる。しかしながら本職発明は、層間平** 坦化剤としてシロキサン系8.0.G. 酸を使用し、他 布挽成能化膜を形成しても、更に酸素プラズマ基 現をすることにより、その材質中に残存する有機 化合物におけるC-Si結合を、Si-O-Si 結合の無機結合に変化させることが可能であるこ と、およびプラズマ処理後の層間絶縁膜にクラッ クの発生は認められず、疑問絶縁膜として極めて 食好なものとなしうることを見いだしたもので、 これにより層間絶縁酸を厚膜化でき、しかもVI 人ホール関口時、レジストへのダメージを与えな い四角化炭素と水素ガスの雰囲気下でのエッチン

グモ可能としえることを見いだしたものである。

特開平1-307247(3)

以下、図園に基づき本圏免明を説明する。 (常体展)

第1図は本願発明の半導体装置の製造方法を、それぞれ半導体装置の一部新面図により設明するための図、第2図(a)は本顧発明の原間結構機におけるブラズマ酸化的の赤外吸収スペクトル、四図(b)はブラズマ酸化をの赤外吸収スペクトルを示す。図中1は芯板、2は沈緑酸、3は第1屋アルミニウム配線、4はシロキサン系5.0.G.酸、5はブラズマ酸化処理後のシロキサン系5.0.G.酸、6はVIAホール、7は第2層アルミニウム配線を示す。

第1図(a)に示すように、まず過常の方法で 形成された半導体複数の益級【と語縁限2上に数 原1gmの第1アルミニクム配線3を形成する。

次にシロキサン系S.O.G.として、 CH: Si (OH):

で示されるモノメチルシラノールのエタノール浴 液をスピンコーターにより 4 0 0 0 r p m、 3 0 s e c . 第 1 アルミニウム配線 3 を有する基板 1 上に回転塗むし、同図(b)に示すように5.0.6. 酸 4 を形成する。次いで 1 2 0 での運度で1分間、 2 5 0 でで 6 0分間、4 0 0 でで1 5 分間焼成す る。このモノメチルシラノールは延返1上に配線 されたアルミニウム配線頭の凹所に入り込み、変 配が平退化されている。

型に同図(c)に示すように、5.0.G. 酸 4 を有する基板 1 を敵素プラズマ処理装置に導入し、RF400W、O。400 SCCH、20分間プラズマ飲化する。プラズマ酸化法、レジストを積重し、四角化炭素と水素ガスの雰囲気下でエッチングし、型に残存レジストを制能(図示せず)して、同図(d)に示すようにVIAホール6を第1のアルミニウム配線上に関孔し、次いで同図(e)に示すように第1のアルミニウム配線である。

報題されたモノメチルシラノールは、プラズマ 故化処理傍ば第2数(a)に示すように1250 cm·1にSI−CⅡ、の商外数収スペクトルを有

しているが、プラズマ酸化処理後、上紀間機命外 吸収スペクトルを取ったところ、同図(b)に示 すようにSI-CH。に益づく赤外吸収スペクト ルは複鑑されなかった。

(発明の効果)

多層配線構造を有する半導件装置における配線 間の原面機器製としてシロキサン系5.0.G. 数を使 用し、管布焼成後、プラズマ酸化処理することに より、層間絶器製を厚膜化することができるとに に、VIAホール関孔時において四角化炭素と大 煮ガスによるエッチングが可能となり、原間地級 配数面の平坦性を維持できるので、配線関の顕接 による断線がなく、配線層の均一な多層配線構造 を有する半導体装置を製造することができるもの である。


4. 図面の簡単な説明

第1団は木服発明の半導体装置の製造方法を、 それぞれ半導体装置の一部版画図により設明する ための図、第2図(a)は木服発明の原間絶縁膜 におけるプラズマ酸化前のお外吸収スペクトル、 周図(b)はプラズマ酸化酸の赤外吸収スペクト ル、第3図、第4図に示すものは、健来の5.0.G。 贈を使用した半温体装置の一部筋図図を示す。


図中1は基板、2は地は酸、3は第1月アルミニウム配線、4はシロキサン系5.0.6.酸、5はプラズマ酸化処理後のシロキサン系5.0.6.酸、6はVIAホール、7は第2月アルミニウム配線、8は気相成長酸化酸、又はプラズマCVD法による酸化酸、例えば510。酸、9はシラノール系5.0.6.酸、10は気相成長酸化段を示す。

出 願 人 富士ゼロックス株式会社 代理人 弁理士 内田 夏彦(他4名)







第2図



(b)



第 3 区



第4区

